

## EXAMEN ORDINARIO DE ARQUITECTURAS AVANZADAS

1 (2 p.) Supóngase que se quiere evaluar la expresión

$$R = \frac{xy pq}{xyzw + xypq + pqzw} + \frac{hm qc}{hm qc + hmpq}$$

Suponiendo que cada operación elemental tarda en ejecutarse un ciclo de reloj:

- Calcular la carga de trabajo necesaria para calcular la expresión.
- Dibujar razonadamente el perfil de paralelismo para el proceso de evaluación de la expresión.
- Calcular el tiempo mínimo de ejecución de ese proceso si se dispone de 8 procesadores.
- Calcular la ganancia de velocidad y la eficiencia del sistema del apartado anterior cuando se evalúa la citada expresión.
- Repetir los dos apartados anteriores para el caso de que sólo se disponga de 4 procesadores.
- ¿A qué se debe la diferencia de eficiencia entre ambos casos?

2 (2.5 p.) Sea un procesador segmentado de cuatro etapas capaz de efectuar la función cuya tabla de reservas se muestra en la figura 1:

- Calcular el vector de colisiones para esa función.
- Dibujar el correspondiente diagrama de estados.
- Para el diagrama anterior, calcular el ciclo avaro y el de latencia media mínima.
- Si fuera posible, añadir retardos al procesador para disminuir la latencia media mínima.
- Dibujar el diagrama de estados del procesador obtenido en el apartado anterior, indicando cuáles son ahora el ciclo con latencia media mínima y el ciclo avaro.

3 (1.5 p.) Dibujar una red 3-CCC. Describir las modificaciones que habría que hacer sobre ella para que crezca hacia una red 4-CCC. ¿Qué modificaciones hay que realizar en los nodos originales?

	1	2	3	4	5
A	X				X
B		X	X		
C			X	X	
D				X	

Figura 1.

- 4 (2.5 p.) Sea un procesador con una memoria entrelazada y tolerante a fallos. Esta memoria dispone en total de 64 módulos de 4 Mb. repartidos en 8 bancos:
- Indicar el tamaño de cada uno de los campos de la dirección de memoria.
  - Dibujar un esquema simplificado de esa memoria.
  - ¿Cuál será la secuencia de módulos accedidos para leer un vector de 64 elementos con separación 3 a partir de la dirección 18B70DAH? ¿Y si la separación es unitaria?
  - Calcular el tiempo de acceso al vector para los dos casos del apartado anterior, suponiendo que la memoria tiene acceso S, con un tiempo de acceso mayor de 130ns. y un tiempo de acceso menor de 16ns.
  - Repetir el apartado anterior suponiendo que la memoria tiene acceso C.
  - Supongamos que ahora se avería el módulo que contiene a la dirección 152C240H ¿Cuánta memoria quedará disponible cuando se detecte esa avería?
- 5 (1.5 p.) Sea el sistema que se muestra en la figura 2. Este sistema regula la presión de un gas en el interior de un tanque. Indicar qué tipos de redundancia se podrían aplicar a este sistema para hacerlo tolerante a fallos. Explicar claramente en qué puntos del sistema se aplicaría cada uno de los tipos de redundancia y en qué consistirían.




Figura 2.