ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES II 


Horario Objetivos Evaluaciones Prácticas Contenidos Bibliografía

Departamento: Informática

Área de conocimiento: Arquitectura y Tecnología de Computadores

Curso: 2º de Ingeniería Técnica en Informática de Gestión

Cuatrimestre: 2º.

Tipo de asignatura: troncal. 


 
 

HORARIO

Lunes, miércoles y jueves de 10 a 11 h.

Aula: 103. Edificio de Tecnologías de la Información y Telecomunicaciones.
 
 

OBJETIVOS

El objetivo primordial de esta asignatura es familiarizar al alumno con el funcionamiento de los computadores. Se analizará el funcionamiento interior del ordenador entrando en el estudio de cada uno de sus bloques funcionales: memoria, unidad aritmética, unidad de control, etc. En algunos momentos se tomarán como ejemplo algunas máquinas reales.
 
 

EVALUACIONES PREVISTAS

Examen escrito. El examen ordinario se celebrará en junio y el extraordinario en septiembre.
 
 

PRÁCTICAS

Esta asignatura no tiene asignados créditos prácticos e laboratorio. Sí que se realizarán problemas.
 
 

CONTENIDOS

1.- CONCEPTOS GENERALES

1.1.- El modelo de Von Neumann

1.2.- Unidades funcionales

1.3.- Ejecución de las instrucciones

1.4.- Concepto de arquitectura de un ordenador  

Transparencias de este tema

 

2.- LA MEMORIA CENTRAL

2.1.- Introducción

2.2.- Características de las memorias

2.3.- Jerarquía de las memorias

2.4.- Clasificación de las memorias por su utilización

2.5.- Organización de la memoria

2.6.- Asociaciones de memorias

2.6.1.- Memorias entrelazadas 2.7.- Ampliación del espacio de memoria direccionable 2.7.1.- Conmutación de bancos
2.7.2.- Extensión de direcciones 2.8.- Memorias especiales 2.8.1.- Colas
2.8.2.- Pilas
2.8.3.- Memorias asociativas 2.9.- Memorias caché 2.9.1.- Funciones de mapa
2.9.2.- Algoritmos de reemplazo
2.9.3.- Políticas de extracción y actualización de la memoria principal
2.9.4.- Tipos de faltas de bloque
2.9.5.- Ejemplos reales de memoria caché

                Transparencias de este tema

 

3.- LA UNIDAD ARITMÉTICO-LÓGICA

3.1.- Introducción

3.2.- Operaciones elementales que debe realizar la A.L.U.

3.3.- Circuitos para la realización de las operaciones elementales

3.4.- Sumadores

3.4.1.- Semisumador
3.4.2.- Sumador total
3.4.3.- Sumador serie
3.4.4.- Sumador paralelo
3.4.5.- Sumador con llevadas anticipadas
  3.5.- Sustracción

3.6.- Estructura básica de la A.L.U.

3.7.- Multiplicación

3.8.- Procesadores bit-slice

3.9.- Coprocesadores

            Transparencias de este tema

 

4.- ALGORITMOS ARITMÉTICOS

4.1.- Introducción

4.2.- Estructura física para implementar los algoritmos

4.3.- Multiplicación

4.3.1.- Multiplicación por suma y desplazamiento
4.3.2.- Multiplicación por el método de Robertson
4.3.3.- Multiplicación por el algoritmo de Booth
4.3.4.- Multiplicación por solapamiento de ternas 4.4.- División 4.4.1.- División con restauración
4.4.2.- División sin restauración 4.5.- Aritmética de punto flotante   5.- LA UNIDAD DE CONTROL 5.1.- Introducción

5.2.- Organización de los buses

5.3.- Secuencia de señales de control para la ejecución de una instrucción

5.4.- Métodos de implantación de la unidad de control cableada

5.4.1.- Método del contador de fases

  6.- MICROPROGRAMACIÓN 6.1.- Introducción y definiciones

6.2.- Modelo de Wilkes

6.3.- Codificación de las microinstrucciones

6.3.1.- Codificación por campos
6.3.2.- Microinstrucciones con formato múltiple
6.3.3.- Microprogramación a dos niveles
6.3.4.- Control residual 6.4.- Secuenciamiento en los microprogramas 6.4.1.- Secuenciamiento implícito
6.4.2.- Secuenciamiento explícito
6.4.3.- Microinstrucciones de bifurcación condicional 6.5.- Obtención de la dirección inicial 6.5.1.- Árbol de decodificación
6.5.2.- Tabla de saltos
6.5.3.- Memoria de traslación 6.6.- Hardware de la unidad de control microprogramada

6.7.- Ejemplo de unidad de control microprogramada

  7.- ORGANIZACIÓN DE ENTRADA/SALIDA 7.1.- Introducción y definiciones

7.2.- Direccionamiento de los dispositivos de entrada/salida

7.3.- Transferencia de datos

7.3.1.- E/S por programa
7.3.2.- Acceso directo a memoria (DMA) 7.4.- Prioridades 7.4.1.- Gestión centralizada de prioridades
7.4.2.- Gestión distribuida de prioridades
7.4.3.- Gestión híbrida de prioridad 7.5.- Sincronización 7.5.1.- Encuesta para la verificación de condición (polling)
7.5.2.- Interrupciones 7.6.- Gestión de interrupciones 7.6.1.- Habilitación y deshabilitación de interrupciones
7.6.2.- Enmascarado de interrupciones
7.6.3.- Anidamiento de interrupciones
7.6.4.- Peticiones simultáneas de interrupción
7.6.5.- Identificación del dispositivo
7.6.6.- Vectorización de interrupciones
7.6.7.- Pasos necesarios en la atención a interrupciones 7.7.- Procesadores de E/S (canales) 7.7.1.- Tipos de canales 7.8.- La entrada/salida y el sistema operativo

7.9.- Ejemplos de organizaciones de E/S

7.9.1.- PDP-11
7.9.2.- IBM-360/370
7.9.4.- i-8086 y derivados   BIBLIOGRAFÍA